Loading [MathJax]/jax/output/CommonHTML/jax.js

8/15/2010

[半導體] 霍爾量測 (Hall measurement)

現在考慮 N-type 半導體並且施加外力電場 E 與外力磁場 B 如下圖所示


由 N-type 定義 與 上圖我們知道:
1. N-type 半導體 電子為多數載子,電洞為少數載子。
2. 電子帶負電,由於受到外力電場 E+x 方向作用之下,電子會往 x 方向飄移(drift),在者電子亦受到外力磁場 B+y 方向作用,此時由右手定則 (x×y=z) 但由於電子帶負電,故會產生向 +z 方向的力在電子身上。也就是說電子受到合力為向 x 與 向 +z 方向,故最後電子會逐漸積聚在 N-type 半導體的上板,如下圖結果


再由於上板積聚負電荷,最終導致下版產生感應正電荷如下


此時若我們量測 N-type 上下版的電壓 vH,如下圖
則此時我們會得到 vH<0 我們稱此電壓為 Hall voltage,且這樣僅施加外力電場 與 外力磁場到 半導體上來量測電壓的方法稱作 Hall measurement。
注意到此時 carrier 為帶負電的 electrons 朝 x 方向飄移。

現在我們看看 P-type 半導體:
同樣對其施加外力電場 E 與外力磁場 B 如下圖所示

由 P-type 定義 與 上圖我們知道:
1. P-type 半導體 電洞 (hole) 為多數載子,電子 (electron) 為少數載子
2. hole 帶正電,由於受到外力電場 E+x 方向作用之下,電洞會往 +x 方向飄移(drift),在者電洞亦受到外力磁場 B+y 方向作用,此時由右手定則 (x×y=+z) 且由於電洞帶正電,故最終會產生向 +z 方向的力在電洞身上。也就是說電洞受到合力為向 +x 與 向 +z 方向,故最後帶正電的 hole 會逐漸積聚在 N-type 半導體的上板,且下版會產生感應負電荷,如下圖結果

此時若我們量測 P-type 上下版的電壓 vH,如下圖

則此時我們會得到 Hall voltage, vH>0 。此時 載子carrier 為 帶正電的電洞朝 +x 方向飄移。

沒有留言:

張貼留言

[人工智慧] 本地端 DeepSeek R1 快速安裝:以 Macbook Pro M4 Chip為例

最近火熱的 DeepSeek R1 模型由於採用了 distill 技術,可以大幅降低計算成本,使得一般人有機會在自家筆電上跑性能逼近 Open AI ChatGPT o1的大語言模型。本文簡單介紹一步安裝在 Macbook Pro 的方法以及使用方法,以下測試採用 Macboo...